Cadence设计系统公司，今天宣布推出Cadence® Virtuoso® Accelerated Parallel Simulator (APS), 这是其新一代电路仿真器，具有业界常用的Virtuoso Spectre® Circuit Simulator的完整精确性，用于解决所有工艺节点中最大型与最复杂的模拟与混合信号设计。作为Cadence多模式仿真解决方案（Cadence Multi-Mode Simulation，MMSIM）7.1版的一个关键部分，这种新型仿真器结合了可靠的Cadence仿真技术以及一种突破性的并行电路解算器，并配备一个全新设计的引擎，可以高效驾驭多重处理计算平台的性能。这样的电路仿真器具有和Virtuoso Spectre Circuit Simulator一致的使用模型和精确性，实现了单线程性能的大幅改进，在多线程性能方面也有很大的可调整性。

　　VirtuosoAccelerated Parallel Simulator能够为拥有几十万个晶体管的设计提高收敛容量，在多数情况下，可以将设计与验证时间从几个星期缩短到几个小时。

　　“我们很高兴在市面上找到了新一代仿真器，可以满足我们对于定制数字与模拟设计（例如DC-DC转换器）的顶层仿真所需的性能，”ON Semiconductor新业务部门主管Helmut Schweiss说，“比起传统SPICE仿真器，Virtuoso Accelerated Parallel Simulator能够实现20.6倍的性能提升，这可以让我们检查并侦测众多设计问题，并满足我们紧迫的tapeout进度。这是用其他技术不可能实现的，可以消除我们在芯片验证的过程中出现的、不必要的意外。”

　　Virtuoso Accelerated Parallel Simulator能够解决设计与验证大型密集式与后布局模拟以及混合信号模块与子系统的性能与容量问题，过去在仿真中解决电路结构问题一直是一个瓶颈。新的仿真器可以提供卓越的性能，对于模拟和混合信号设计的前仿和后仿而言，比传统的SPICE电路仿真器要快得多。这大大提高了IC设计师的效率，可以在同一个工作日内完成绝大多数仿真工作，让原本不切实际的验证任务成为可能，让一次性芯片成功具有更高的信心保证。

　　与业界的标准Virtuoso Spectre电路仿真器相比，Virtuoso Accelerated Parallel Simulator已经在数百种客户设计中得到了广泛的测试，在性能、容量，更重要的是在精确性方面获得了20多家业界领先的客户的认可。这些客户几乎已经在所有模拟与混合信号设计类型上测试了这种新仿真器，包括Phase Locked Loops, Data Converters, Memory IPs, 电源管理电路与tapeout.前的多种全芯片设计。Virtuoso Accelerated Parallel Simulator结合现代多重处理计算平台与MMSIM灵活的基于令牌式许可模型，提供了强大而节约成本的电路仿真器，全力专注于复杂的模拟设计与混合信号IC验证。

　　“在我们的验证流程中提高效率，这是一个重要的要求，我们非常希望可以看到市面上出现一种新一代SPICE模拟器，能够应对我们正在创造的大型复杂设计，”Entropic Communications混合信号设计部主管Raed Moughabghab说，“我们在现有的设计中确认了Virtuoso Accelerated Parallel Simulator，比起Spectre turbo实现了2.5倍的性能提升，比起四核计算平台的Spectre更是实现了12.5倍的性能提升，我们计划将其应用于下一个设计项目。”

　　这种全新的仿真器兼容现有的Cadence仿真技术，客户过去在Virtuoso定制IC平台上的投资可以继续发挥价值，可以毫无障碍地使用这种新技术。

　　“在过去的8个月时间里，我们已经推出了多种引人注目的新型仿真技术，”Cadence电路仿真与物理验证产品研发部副总裁Zhihong Liu说，“在4月份，我们采用‘turbo’功能让Virtuoso Spectre Circuit Simulator实现了大幅的性能提升，两个月后，我们的RF仿真技术也实现了这种turbo性能。VirtuosoAccelerated Parallel Simulator是对我们的Virtuoso多模式仿真技术的一次重大增强，对于大型复杂模拟设计的设计团队是一种节约成本、可调整且十分可靠的解决方案， 解决了当今一些最大的设计难题与验证瓶颈。”

　　据路透社报道：EDA供应商Cadence正在押注汽车制造商和其他芯片用户的增长，目前因全球供应短缺，包括特斯拉和苹果等公司正在开始设计自己的芯片。Cadence 和竞争对手 Synopsys和 Siemens EDA正处于芯片行业转变的中心，因为云计算提供商、软件制造商和其他传统上的芯片采购大厂，正在自己投入半导体芯片开发，以满足自身产品需求，或增加谈判筹码。特斯拉、苹果和谷歌是内部开发芯片的领导者。上个月成为 Cadence 首席执行官的 Anirudh Devgan 表示，各行各业的高管已经注意到定制芯片如何帮助产品与众不同。开发芯片的成本约为 1 亿美元，而随着人工智能的引入，开发成本正在降低，但传统半导体公司不断提高

　　Cadence 助力新一代耳戴式设备、可穿戴设备和始终在线设备，延长电池寿命并改善用户体验新的 Tensilica HiFi 1 DSP 以超低能耗的更紧凑尺寸，提供更高的语音和音乐处理性能，以及最佳的神经网络能力中国上海，2021年10月29日—楷登电子（美国 Cadence 公司）今日宣布推出 Cadence® Tensilica® HiFi 1 DSP，该产品可为小型电池供电设备提供突破性的音频/语音创新（如 TWS 耳塞、助听器、蓝牙耳机、智能手表和可穿戴设备），大幅改善用户体验。HiFi 1 DSP 的超低能耗延长了语音通信和音乐播放的持续时间，支持始终语音命令，并最大程度降低对电池寿命的影响。这使得小尺寸

　　1965年，戈登摩尔在准备计算机存储器发展报告时，发现芯片晶体管数量的增长与时间呈现规律的正相关性，并将这一发现发表在当年第35期《电子》杂志上。他当时也许并没有想到，这是他一生中，甚至是半导体历史上最为重要的一篇论文。为了使摩尔定律更为准确，在摩尔定律发现后10年，1975年的时候，摩尔又做了一些修改，将翻番的时间从一年调整为两年。虽然摩尔经过了谨慎的修改，但他一定没有想到这个定律能够准确发展数十年之久。正是因为这个定律，“摩尔定律”带来了显著的经济学效益，芯片价格的不断下降，带动了整个信息产业的蓬勃发展。“实际上从2014年起，摩尔定律的经济曲线就已经开始停滞甚至向下了。”Cadence 公司数字与签核事业部产品工程资深群总监

　　推出Integrity 3D-IC /

　　Cadence发布突破性新产品 Integrity 3D-IC平台，加速系统创新业界首款应用于多个小芯片（multi-chiplet）设计和先进封装的完整 3D-IC平台内容提要：• Integrity 3D-IC平台将设计规划、物理实现和系统分析统一集成于单个管理界面中• 工程师可以利用该平台集成的热、功耗和静态时序分析功能，实现由系统来驱动的 PPA 目标• Cadence第三代3D-IC解决方案，支持超大规模计算、消费电子、5G通信、移动和汽车等广泛的应用场景中国上海，2021年10月8日——楷登电子（美国 Cadence 公司）今日正式交付全新Cadence Integrity 3D-IC平台，这是业界首款完整的高容量

　　楷登电子（美国 Cadence 公司，NASDAQ：CDNS）今日宣布，与 Samsung Foundry 合作开发已经验证的 Mixed-Signal OpenAccess 工艺设计开发包（PDK）技术文件，支持从 28FDS 到基于 GAA 的 3 纳米工艺等三星制程技术。Mixed-Signal OpenAccess PDK 可以确保 Cadence® 的定制化工具和数字设计工具在三星工艺技术环境下无缝运行，帮助双方共同客户缩短产品上市时间。Mixed-Signal OpenAccess PDK 将提高数据中心、网络、5G、移动、工业及汽车应用混合信号设计的生产效率。与面向三星工艺技术的 Mixed-Signal

　　7月28日，楷登电子（Cadence公司）宣布，现任Cadence公司首席执行官陈立武将于2021年12月15日出任公司执行董事长，并由Anirudh Devgan担任公司CEO。Devgan加入Cadence董事会的决议将于2021年8月2日生效。董事会主席John Shoven被任命为首席独立董事，将于2021年 12月15日生效。陈立武和Anirudh Devgan将继续紧密协作，延续公司连续4年的强劲增长和业务成绩。楷登电子官方消息显示，2009年，陈立武出任Cadence CEO，推动关键的企业文化转型，将公司植根于飞跃式创新文化，不断满足客户需求。在其领导下，Cadence成功推出一系列高度创新的产品

　　Orange Business 与VMware携手变革Flexible SD-WAN，通过数字化和自动化简化客户体验

　　英国Pickering公司推出新款PXIe单槽嵌入式，具有全球首发面向未来的PCIe Gen 4能力

　　直播回放: Nexperia 安世半导体先进 SiC MOSFET 助力提升 EV-Charger 和 OBC 应用能效